新闻中心

                                        EEPW首页 > EDA/PCB > 业界动态 > 创意攻AI/HPC客制化ASIC市场

                                        创意攻AI/HPC客制化ASIC市场

                                        作者:时间:2022-03-16来源:工商时报收藏

                                        IC设计服务厂宣布推出采用台积电2.5D及3D先进封装技术(APT)制程平台,可缩短特殊应用芯片()设计周期,有助于降低风险及提高良率。第一季营收虽因淡季较上季下滑,但预期仍为季度营收历史次高,今年5奈米及7奈米委托设计(NRE)接案畅旺,量产逐步放量,将全力抢攻人工智能及高效能运算(市场庞大商机。

                                        本文引用地址:http://www.weightlox.com/article/202203/432063.htm

                                        对今年维持乐观展望,成长动能来自5奈米及7奈米相关芯片NRE接案畅旺,12奈米固态硬盘控制IC及网通芯片量产规模放大。再者,创意过去3年的NRE案会在今年陆续导入5奈米及7奈米量产,配合台积电晶圆代工及先进封装产能支持,对争取系统厂ASIC委外订单深具信心。

                                        创意发布2.5D与3D多晶粒APT平台,支援台积电CoWoS-S、CoWoS-R、InFO等先进封装技术。创意提供全方位解决方案,包括完成硅验证的接口硅智财(IP)、CoWoS与InFO信号及电源完整性、热仿真流程等,以及经产品量产验证的可测试性设计(DFT)与生产测试。

                                        创意表示,因为拥有多年配备高带宽内存(HBM)的CoWoS-S产品量产经验,且InFO设计与仿真流程搭配内部7奈米及5奈米晶粒对晶粒接口GLink IP已完成硅验证。近来创意使用5奈米制程4Gbps HBM2E物理层与控制器IP,完成了CoWoS-R测试芯片验证。

                                        创意总经理戴尚义表示,创意去年开发出新一代HBM3、GLink-2.5D与GLink-3D等IP,并完成CoWoS-S/R与InFO设计平台验证,可说是经历了突破性的进展。创意与台积电协力合作,致力降低最先进2.5D与3D技术使用门坎,让客户能开发具成本效益的高效能产品,并更快进入量产。



                                        关键词: 创意 AI HPC 客制化 ASIC

                                        评论


                                        相关推荐

                                        技术专区

                                        关闭
                                        98彩票